

FIAP  ONI

03

COMPUTAÇÃO
NEUROMÓRFICA:
INSPIRANDO
MÁQUINAS COM O
CÉREBRO

LISTA DE FIGURAS

Figura 1 - Comparativos do consumo de energia para data centers	5
Figura 2 - Evolução dos microprocessadores (1975-2015)	7
Figura 3 - (a) Arquitetura e (b) Comparativo dos custos energéticos para operações de Redes Neurais.....	8
Figura 4 - Valores de eficiência de energia na fase de aprendizagem para algumas arquiteturas	9
Figura 5 - Subunidades da Unidade Central de Processamento (CPU).....	14
Figura 6 - Configuração inicial do simulador	16
Figura 7 - Movimento de dados dos registradores para ALU	17
Figura 8 - Movimento de dados da ALU para registradores	17
Figura 9 - Resultado de um ciclo da CPU	18
Figura 10 - Um barramento conecta a memória principal à CPU	19
Figura 11 - Movimento de dado da memória principal para registrador R0.....	22
Figura 12 - Movimento de dado da memória principal para R1.....	22
Figura 13 - Movimento de dados dos registradores para ULA e de volta para memória principal	23
Figura 14 - Representação visual do gargalo de von Neumann.....	25
Figura 15 - Arquitetura de um sistema neuromórfico	28
Figura 16 - Rede de conexões em a) circuitos convencionais e b) circuitos neurais	29
Figura 17 - Potência de sinal e tolerância a erro: sistemas biológicos vs. computadores convencionais	33
Figura 18 - Comparação de eficiência energética entre o cérebro e processadores	34
Figura 19 - Estrutura básica do neurônio (dendritos, soma, axônio, sinapses)	35
Figura 20 - Modulação sináptica: LTP e LTD	37
Figura 21 - Dinâmica do potencial de ação	38
Figura 22 - Processador Intel Core i7 da geração Sandy Bridge	40
Figura 23 - Associação de resistores em série.....	41
Figura 24 - Associação de resistores em paralelo.....	42
Figura 25 - Associação de capacitores em série.....	44
Figura 26 - Associação de capacitores em paralelo.....	45
Figura 27 - Circuito de carga do capacitor	46
Figura 28 - Gráfico de carga do capacitor ao longo do tempo	47
Figura 29 - Circuito de descarga do capacitor.....	48
Figura 30 - Gráfico de descarga do capacitor ao longo do tempo.....	49
Figura 31 - Associação de indutores em série	51
Figura 32 - Associação de indutores em paralelo	51
Figura 33 - Circuito de carga do indutor	53
Figura 34 - Gráfico de carga do indutor ao longo do tempo	54
Figura 35 - Circuito de descarga do indutor	55
Figura 36 - Gráfico de descarga do indutor ao longo do tempo	56

LISTA DE TABELAS

Tabela 1 - Comparação entre sistemas biológicos e baseados em silício	31
---	----

EURO

SUMÁRIO

1 COMPUTAÇÃO NEUROMÓRFICA: INSPIRANDO MÁQUINAS COM O CÉREBRO	5
1.1 Introdução à computação neuromórfica inspirada em sistemas biológicos.....	5
2 ARQUITETURAS DE COMPUTAÇÃO: VON NEUMANN E NEUROMÓRFICA	12
2.1 A Arquitetura de von Neumann	12
2.2 Subunidades da CPU e caminho de dados	13
2.3 Ciclos do caminho de dados da CPU	14
2.4 Simulador do caminho de dados	15
2.5 CPU e memória principal.....	18
2.6 Transferindo dados de e para a memória principal	19
2.7 Simulador de caminho de dados com memória	20
2.8 O gargalo de von Neumann e formas de contorná-lo.....	24
2.9 A Arquitetura Neuromórfica	27
3 DIFERENÇAS FUNDAMENTAIS ENTRE AS ABORDAGENS DE PROCESSAMENTO	32
3.1 Princípios fundamentais de operação	32
3.2 Organização arquitetural e fluxo de dados	33
3.3 Estrutura biológica e fundamentos do processamento neural.....	35
4 ELEMENTOS BÁSICOS DE CIRCUITOS ELÉTRICOS: RESISTORES, CAPACITORES E INDUTORES	39
4.1 Resistores e sua função em sistemas neuromórficos	39
4.2 Capacitores e a emulação de comportamentos neurais	43
4.3 Indutores e sua relevância em oscilações neurais	49
REFERÊNCIAS.....	57

1 COMPUTAÇÃO NEUROMÓRFICA: INSPIRANDO MÁQUINAS COM O CÉREBRO


1.1 Introdução à computação neuromórfica inspirada em sistemas biológicos

A Inteligência Artificial (IA) tornou-se uma força transformadora na sociedade moderna, permeando desde aplicações cotidianas até soluções industriais complexas. No entanto, esta tecnologia apresenta um paradoxo fundamental: enquanto pode contribuir significativamente para a sustentabilidade global — através da otimização de redes elétricas, previsão climática precisa e redução de emissões industriais — seu próprio consumo energético representa um desafio ambiental crescente.

Os data centers, por exemplo, alicerce da infraestrutura de IA, consomem quantidades impressionantes de energia. Conforme ilustrado na figura “Comparativos do consumo de energia para data centers”, esses centros de processamento já representam aproximadamente 1,1% do consumo energético global, com projeções indicando um crescimento exponencial na próxima década. Para contextualizar, o consumo atual de data centers rivaliza com o de nações inteiras, superando países como Argentina e África do Sul em demanda energética.

Tendências globais no tráfego da Internet e uso de energia dos data centers

Tráfego de internet e uso de energia por data centers comparado a 2010



Data centers usam mais energia elétrica que países inteiros

Consumo doméstico de países selecionados vs. Consumo de data centers em 2020 em TWh




Figura 1 - Comparativos do consumo de energia para data centers
Fonte: ROOKS (2022), adaptado por FIAP (2025)

A expansão da Internet das Coisas (IoT) amplifica este cenário. Bilhões de dispositivos conectados geram fluxos contínuos de dados que exigem processamento em tempo real, criando uma pressão adicional sobre os sistemas computacionais existentes. Esta realidade demanda urgentemente o desenvolvimento de arquiteturas mais eficientes, capazes de lidar com o volume crescente de processamento sem comprometer a sustentabilidade energética. No cerne dessa discussão estão as Redes Neurais, modelos computacionais que simulam o funcionamento do cérebro humano. Essas arquiteturas demonstraram uma excelente capacidade para realizar tarefas complexas como reconhecimento de padrões, classificação de dados e tomada de decisão.

No entanto, a implementação dessa abordagem em hardware convencional apresenta desafios substanciais de eficiência, decorrentes, em grande parte, da incompatibilidade entre sua natureza paralela e a arquitetura sequencial dos computadores tradicionais. Tais limitações são amplamente explicadas por três leis empíricas: a Lei do Crescimento Exponencial dos Circuitos Integrados (Lei de Moore), a Lei do Escalonamento da Potência (Lei de Dennard) e o gargalo de von Neumann (ou *von Neumann bottleneck*).

A Lei de Moore, proposta por Gordon Moore em 1965, estabeleceu a observação de que o número de transistores em um chip dobraria aproximadamente a cada dois anos. Esta previsão orientou o desenvolvimento da indústria de semicondutores por décadas, permitindo ganhos exponenciais em desempenho computacional. Contudo, à medida que os componentes atingem escalas nanométricas, os desafios físicos e térmicos tornam cada vez mais difícil manter este ritmo de miniaturização. Esse comportamento pode ser visto na curva em pontos vermelhos ilustrada na figura “Evolução dos microprocessadores (1975-2015)”.

O esgotamento progressivo da Lei de Moore revela limitações fundamentais na abordagem tradicional de melhoria de desempenho. Enquanto a densidade de transistores continua aumentando, os ganhos reais em eficiência energética não acompanham o mesmo ritmo. Este fenômeno cria uma lacuna crescente entre a demanda computacional das aplicações modernas e a capacidade dos sistemas tradicionais em atendê-la de forma energeticamente sustentável.

Complementar à Lei de Moore, a Lei de Dennard, formulada em 1974, descrevia como a potência por unidade de área em chips de silício permaneceria

constante mesmo com a redução do tamanho dos transistores. Este princípio permitiu que gerações sucessivas de processadores oferecessem maior desempenho sem aumento proporcional no consumo energético.

Entretanto, por volta de 2006, o escalonamento de Dennard começou a falhar. À medida que os transistores atingiram dimensões atômicas, efeitos quânticos e problemas de dissipação térmica tornaram impossível manter a densidade de potência constante, como pode ser visto em triângulos marrons na figura “Evolução dos microprocessadores (1975-2015)”. Este limite físico marcou o fim da era em que simplesmente reduzir o tamanho dos componentes garantia automaticamente melhorias de eficiência, exigindo novas abordagens arquiteturais.




Figura 2 - Evolução dos microprocessadores (1975-2015)
Fonte: Karl Rupp (2018), adaptado pelo autor (2025)

A arquitetura de von Neumann, concebida na década de 1940, estabeleceu a separação fundamental entre unidade de processamento e memória que ainda domina a computação moderna. Esta separação cria o chamado “gargalo de von Neumann”, onde a necessidade constante de transferir dados entre memória e processador limita tanto o desempenho quanto a eficiência energética. Em sistemas convencionais, operações aparentemente simples como multiplicação-acumulação (MAC) — fundamentais para Redes Neurais — podem consumir até 200 vezes mais energia no acesso à memória do que no cálculo propriamente dito. Observe a figura “(a) Arquitetura e (b) Comparativo dos custos energéticos para operações de Redes Neurais”. Este problema se agrava com o aumento da complexidade dos modelos, onde grandes quantidades de dados precisam ser movimentadas continuamente.




Figura 3 - (a) Arquitetura e (b) Comparativo dos custos energéticos para operações de Redes Neurais
Fonte: Sze *et al.* (2017), adaptado por FIAP (2025)

A necessidade de superar as limitações impostas pela arquitetura von Neumann e pelo esgotamento das leis de escalonamento tradicional tem impulsionado a pesquisa em paradigmas computacionais radicalmente diferentes. Entre essas abordagens inovadoras, a computação neuromórfica se destaca por sua inspiração biológica direta, oferecendo um caminho promissor para sistemas de Inteligência Artificial verdadeiramente eficientes em energia. Este paradigma não se limita a imitar superficialmente o cérebro humano, mas busca capturar princípios fundamentais de sua operação que conferem vantagens notáveis em termos de consumo energético e capacidade de processamento paralelo.

Os sistemas neuromórficos diferenciam-se das arquiteturas convencionais por sua organização intrínseca que elimina a separação estrita entre memória e processamento. Na prática, isso significa que as operações podem ocorrer diretamente onde os dados estão armazenados, evitando o custo energético proibitivo do movimento constante de informações entre componentes distintos.

A figura “Valores de eficiência de energia na fase de aprendizagem para algumas arquiteturas” ilustra de maneira precisa como essa abordagem pode resultar em ganhos de eficiência que atingem ordens de magnitude superiores às soluções baseadas em CPUs e GPUs tradicionais.

Esses avanços tornam-se particularmente relevantes quando consideramos aplicações de aprendizado profundo, onde o número de operações de multiplicação-acumulação pode chegar a trilhões para uma única inferência.




Figura 4 - Valores de eficiência de energia na fase de aprendizagem para algumas arquiteturas
Fonte: Zhang *et al.* (2020), adaptado por FIAP (2025)

Um dos pilares da revolução pretendida pelas arquiteturas neuromórficas são os memristores, dispositivos nanoeletrônicos que emulam o comportamento das sinapses biológicas. Esses componentes inovadores possuem a capacidade única de armazenar e processar informações simultaneamente, alterando sua resistência elétrica de forma não volátil em resposta aos sinais aplicados. Quando organizados em matrizes densas (*crossbar arrays*), os memristores permitem a execução direta de operações vetoriais e matriciais através de simples aplicações das leis de circuitos elétricos (Ohm e Kirchhoff, por exemplo). Essa característica é particularmente valiosa para operações de álgebra linear que formam a base matemática das Redes Neurais, eliminando a necessidade de movimentação de dados entre memória e unidade de processamento.

A integração entre memristores e tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) convencional representa um marco importante no desenvolvimento de sistemas neuromórficos práticos. Essa abordagem híbrida combina a maturidade e confiabilidade dos processos de fabricação CMOS com as capacidades revolucionárias dos novos nanodispositivos. Os resultados demonstram que tal sinergia pode proporcionar melhorias de eficiência energética que superam em até três ordens de magnitude as arquiteturas tradicionais. Essa vantagem torna-se

ainda mais significativa quando consideramos aplicações em *edge computing*, onde restrições severas de consumo energético são frequentemente o principal fator limitante.

Contudo, a implementação prática desses novos paradigmas não está isenta de desafios significativos. A fabricação em escala nanométrica apresenta obstáculos consideráveis relacionados à variabilidade dispositivo-a-dispositivo e aos efeitos quânticos que emergem em dimensões atômicas. Problemas como ruído térmico, deriva de parâmetros e não linearidades nos dispositivos exigem o desenvolvimento de técnicas avançadas de calibração e compensação. Além disso, a integração monolítica de memristores com circuitos CMOS convencionais requer processos de fabricação especializados que ainda estão em fase de maturação industrial.

Outro aspecto crítico reside no desenvolvimento de ferramentas de projeto adequadas para essas novas arquiteturas. Os paradigmas tradicionais de programação, baseados em sequências de instruções executadas em CPUs von Neumann, mostram-se inadequados para sistemas neuromórficos. Em seu lugar, emergem abordagens como a programação por restrições físicas, onde a computação é expressa em termos de leis naturais que governam o comportamento dos dispositivos. Essa mudança de paradigma exige não apenas novas linguagens e compiladores, mas toda uma reformulação na maneira como concebemos algoritmos e soluções computacionais.

Apesar desses desafios, os benefícios potenciais justificam amplamente os esforços de pesquisa e desenvolvimento. Sistemas neuromórficos baseados em memristores oferecem não apenas ganhos quantitativos em eficiência energética, mas também vantagens qualitativas em termos de tolerância a falhas, capacidade de aprendizado online e adaptabilidade dinâmica. Essas características os tornam particularmente adequados para aplicações em tempo real em ambientes não estacionários, onde a capacidade de aprender continuamente a partir de fluxos de dados em constante evolução é essencial.

À medida que avançamos na compreensão e domínio dessas novas tecnologias, torna-se cada vez mais claro que o futuro da computação para Inteligência Artificial não reside em simples melhorias incrementais das arquiteturas existentes, mas em uma reinvenção fundamental de como concebemos sistemas computacionais. A computação neuromórfica, com sua ênfase na eficiência energética

radical e na inspiração biológica, representa um dos caminhos mais promissores para enfrentar os desafios impostos pelo crescimento exponencial da demanda por processamento de IA.



2 ARQUITETURAS DE COMPUTAÇÃO: VON NEUMANN E NEUROMÓRFICA

Nesta seção, iremos discutir os dois paradigmas fundamentais que moldam a evolução da computação moderna. Iniciando pela arquitetura von Neumann, tradicionalmente dominante, discutiremos sua organização básica que separa fisicamente unidades de processamento e memória, operando através de um fluxo sequencial de instruções que, apesar de sua eficácia para computação convencional, enfrenta limitações críticas como o famoso “gargalo de von Neumann” — um obstáculo para aplicações intensivas em dados.

Em contraste, exploraremos a arquitetura neuromórfica, que rompe com este paradigma ao inspirar-se na organização biológica do cérebro, integrando processamento e armazenamento de forma distribuída e paralela. A análise destaca não apenas os méritos de cada abordagem, mas também os desafios técnicos na implementação de sistemas neuromórficos e as oportunidades de convergência entre estes paradigmas aparentemente distintos, preparando o terreno para discussões futuras sobre arquiteturas híbridas capazes de superar as limitações atuais da computação.

2.1 A Arquitetura de von Neumann

A maior parte dos computadores modernos adota um modelo básico conhecido como arquitetura de von Neumann. Esse conceito divide o hardware em três elementos principais: memória, Unidade Central de Processamento (CPU) e dispositivos de entrada/saída.

De acordo com David Reed (2004), a memória tem a função de armazenar dados e instruções de programas. A CPU, por sua vez, busca essas informações na memória, executa as operações solicitadas e devolve os resultados ao armazenamento. Já os dispositivos de entrada, como teclado, mouse e microfone, e os de saída, como monitor, alto-falantes e impressora, permitem a interação entre o usuário e o sistema, viabilizando a inserção de dados e a exibição de resultados ou comandos.

Nesta seção, será explorada a arquitetura de von Neumann, detalhando o funcionamento interno de um computador. A explicação é construída de maneira gradual: começaremos com um modelo simples do caminho de dados da CPU, em seguida vamos incluir a memória principal e a Unidade de Controle e, por fim, iremos integrar os dispositivos de entrada e saída. Ao final, devemos obter uma representação fiel, ainda que simplificada, de um computador programável e moderno.

2.2 Subunidades da CPU e caminho de dados

A CPU funciona como o núcleo do computador, encarregada de buscar dados e instruções na memória, executar essas instruções e armazenar os resultados novamente no armazenamento. O conjunto de comandos que um processador pode compreender e executar é chamado de linguagem de máquina (Reed, 2004).

Segundo Reed (2004), em geral, os programadores podem controlar o comportamento de um computador definindo instruções para a CPU — seja escrevendo programas diretamente em linguagem de máquina ou utilizando linguagens de alto nível, que são posteriormente traduzidas para a linguagem de máquina. Mesmo programas com comportamentos complexos são executados pela CPU como uma sequência de instruções simples, cada uma realizando tarefas básicas, como somar números ou mover dados. Graças à velocidade extremamente alta de execução, a CPU consegue realizar operações complexas de forma eficiente.

A CPU é formada por diversas subunidades, cada uma com uma função específica no funcionamento do processador. Essas subunidades incluem:

- **Unidade Lógica e Aritmética (ALU):** conjunto de circuitos dedicados à execução de operações matemáticas e lógicas, como adição, subtração e manipulação de bits (deslocamento e combinação).
- **Registradores:** são pequenas áreas de memória integradas ao processador, permitindo acesso muito mais rápido que à memória principal. Devido à sua quantidade limitada (geralmente 16 ou 32) armazenam apenas dados em processamento imediato. Para otimizar o desempenho, o computador transfere constantemente dados entre os registradores e a memória principal por meio de barramentos.

- **Unidade de Controle (CU):** considerada o “cérebro dentro do cérebro”, a CU gerencia as operações da CPU. Suas responsabilidades incluem buscar dados e instruções na memória principal e controlar o fluxo de informações entre os registradores e a ALU.




Figura 5 - Subunidades da Unidade Central de Processamento (CPU)
Fonte: Elaborado pelo autor (2025)

2.3 Ciclos do caminho de dados da CPU

O percurso que os dados seguem dentro da CPU, passando pelos barramentos dos registradores até a ALU e retornando aos registradores, é denominado caminho de dados da CPU (*CPU datapath*).

Todas as tarefas realizadas por um computador, desde a edição de um documento até a exibição de páginas na Internet, são decompostas em sequências de operações simples (Reed, 2004).

Cada uma dessas operações é executada movendo dados dos registradores para a ALU, realizando cálculos e armazenando o resultado de volta nos registradores. Uma única passagem completa por esse caminho é chamada de ciclo do caminho de dados da CPU, ou simplesmente ciclo da CPU.

A velocidade de uma CPU é definida pela quantidade de instruções que ela pode executar por segundo. Como cada instrução requer um ciclo da CPU, a

velocidade está diretamente relacionada ao número de ciclos realizados em um segundo. Por exemplo, uma CPU Processador Intel Celeron de 800 MHz executa 800 milhões de ciclos por segundo, enquanto Intel core i9-13900K de 3 GHz realiza de 3 bilhões de ciclos no mesmo período.

No entanto, a comparação de CPUs não pode ser feita apenas com base na velocidade de processamento. Isso porque diferentes linguagens de máquina podem decompor a mesma tarefa em conjuntos de instruções distintos, e um desses conjuntos pode ser mais eficiente que o outro. Assim, uma CPU pode concluir uma tarefa em um único ciclo, enquanto outra pode exigir vários ciclos para realizar a mesma operação (Reed, 2004).

Para uma avaliação mais precisa, é necessário considerar o conjunto de instruções de cada CPU, além de fatores como o número de registradores e a largura dos barramentos que conectam os componentes.

2.4 Simulador do caminho de dados

Para facilitar a compreensão do funcionamento do caminho de dados da CPU, será utilizado o simulador *datapath*, que está **disponibilizado** no site: http://www.assis.pro.br/public_html/davereed/KandS/datapath.html.

O simulador do caminho de dados da CPU modela uma CPU básica com quatro registradores, permitindo visualizar o fluxo de dados à medida que eles percorrem o caminho de dados, indo dos registradores para a ALU e retornando aos registradores (Reed, 2004).

Para simplificar, o simulador não inclui uma unidade de controle explícita. Em vez disso, o usuário assume o papel da unidade de controle, selecionando manualmente os registradores de entrada, a operação da ALU e o registrador de saída por meio de botões giratórios.

A seguir, iremos ilustrar o uso do simulador em uma operação de soma. O simulador utiliza caixas de texto para representar os registradores, permitindo que o usuário insira dados diretamente nesses campos. Os botões giratórios são usados para especificar o fluxo de dados pelo caminho de dados da CPU e as operações realizadas pela ALU.

Na **figura “Configuração inicial do simulador”**, o usuário inseriu os números 9 e 346 nos registradores R0 e R1, respectivamente. Em seguida, selecionou R0 no botão giratório do barramento A e R1 no barramento B. Isso faz com que os valores armazenados nesses registradores sejam transferidos para a ALU. O usuário configurou a ALU para realizar uma adição e definiu o barramento C para armazenar o resultado em R2.

Na **figura “Movimento de dados dos registradores para ALU”**, o estado da CPU mostra os valores de R0 e R1 sendo transferidos pelos barramentos A e B até a ALU. Os barramentos são destacados, e os números transferidos são exibidos em caixas de texto ao lado dos barramentos.

Em relação à **figura “Movimento de dados da ALU para registradores”**, a ALU recebe os números e executa a operação de adição, somando 9 e 346. O resultado, 355, é enviado pelo barramento C e armazenado no registrador R2.

Por fim, na **figura “Resultado de um ciclo da CPU”**, o resultado do ciclo da CPU é exibido. Como o barramento C foi configurado para R2, o valor 355 é armazenado nesse registrador. O simulador oferece uma maneira interativa de entender como os dados fluem pela CPU e como as operações são realizadas em um ciclo de processamento.




Figura 6 - Configuração inicial do simulador
Fonte: Simulador Datapath (2025)




Figura 7 - Movimento de dados dos registradores para ALU
Fonte: Simulador Datapath (2025)




Figura 8 - Movimento de dados da ALU para registradores
Fonte: Simulador Datapath (2025)




Figura 9 - Resultado de um ciclo da CPU
Fonte: Simulador Datapath (2025)

Esse simulador oferece uma maneira interativa de entender como os dados fluem pela CPU e como as operações são realizadas em um ciclo de processamento.

2.5 CPU e memória principal

Embora o caminho de dados da CPU explique como um computador realiza cálculos com as informações armazenadas nos registradores, ainda não abordamos como esses dados chegam aos registradores inicialmente ou como os resultados das operações da ALU podem ser acessados fora da CPU. Essas duas tarefas dependem da conexão entre a CPU e a memória principal.

Todos os programas em execução e os dados utilizados pelo computador são armazenados na memória principal. Podemos pensar nela como uma grande coleção de localizações de memória, cada uma identificada por um endereço único.

Assim como o endereço de uma casa permite que um carteiro encontre uma caixa de correio específica, um endereço de memória permite que a CPU localize e acesse uma informação específica armazenada na memória principal.

Conforme aponta Reed (2004), um barramento conecta a memória principal à CPU, permitindo que o computador copie dados e instruções para os registradores e, posteriormente, transfira os resultados dos cálculos de volta para a memória. A figura “Um barramento conecta a memória principal à CPU” ilustra essa interação entre a memória principal e a CPU.

Essa conexão é essencial para o funcionamento do computador, pois garante que a CPU tenha acesso aos dados necessários para processar instruções e que os resultados possam ser armazenados para uso futuro ou exibição ao usuário.




Figura 10 - Um barramento conecta a memória principal à CPU
Fonte: Elaborado pelo autor (2025)

2.6 Transferindo dados de e para a memória principal

Conforme um programa é executado, a unidade de controle processa as instruções e identifica quais valores de dados são necessários para realizar as tarefas especificadas. Esses valores são buscados na memória principal por meio do barramento de memória, carregados nos registradores e utilizados nas operações da ALU (Reed, 2004).

Como exemplo prático, imagine um arquivo com 2.000 números, e o objetivo é calcular a soma desses valores. O arquivo poderia ser carregado na memória principal, por exemplo, nas posições de memória de 1000 a 2999. A unidade de

controle seguiria os seguintes passos para somar os números e armazenar o resultado na memória:

- **Inicialização:** um registrador, como R0, é definido com o valor 0. Esse registrador armazenará o valor acumulado da soma.
- **Processamento:** para cada número armazenado nos endereços de memória de 500 a 1499, o número é copiado da memória principal para outro registrador, como R1. Um ciclo do caminho de dados da CPU é executado para somar R0 e R1, armazenando o resultado de volta em R0.
- **Finalização:** após processar todos os números, o valor armazenado em R0 será a soma total. Esse valor pode então ser copiado para um endereço específico na memória principal.

É importante destacar que cada número deve ser transferido para um registrador antes de ser somado. Na prática, a transferência de dados entre a memória principal e a CPU é significativamente mais lenta do que a execução de um ciclo da CPU. Isso ocorre porque os sinais elétricos precisam percorrer uma distância maior — por exemplo, de um chip de RAM separado até o chip da CPU. Enquanto os dados atravessam o barramento de memória, vários ciclos da CPU podem ocorrer.

Os processadores modernos contornam esse atraso utilizando hardware especializado, como *prefetching* (busca antecipada de instruções), que permite buscar múltiplas instruções simultaneamente. Dessa forma, o processador pode executar outras operações enquanto aguarda a conclusão da transferência de dados.

2.7 Simulador de caminho de dados com memória

Para facilitar a compreensão da interação entre a CPU e a memória principal, foi utilizada a versão ampliada do simulador *datapath* que inclui a memória principal integrada. Esse simulador pode ser acessado e utilizado pelo endereço eletrônico: <http://www.assis.pro.br/public_html/davereed/KandS/dpandmem.html>. Nessa versão expandida, o simulador possui uma memória principal capaz de armazenar até 32 números, com endereços de 0 a 31.

Um novo barramento, chamado **barramento de memória principal**, conecta a memória principal à CPU. Esse barramento permite copiar dados da memória para os registradores e armazenar os resultados das operações da ALU na memória principal.

Nesta versão, o usuário também assume o papel da unidade de controle, configurando manualmente o fluxo de dados por meio dos controles do barramento de memória principal.

A seguir, iremos demonstrar como utilizar o simulador para somar dois números armazenados na memória principal:

- **Figura “Movimento de dado da memória principal para registrador R0”:** o usuário seleciona o número na posição 10 da memória principal, clica no botão R/W e configura o barramento para transferir o dado para o registrador R0 via barramento C.
- **Figura “Movimento de dado da memória principal para R1”:** o número na posição 1 da memória principal é copiado para o registrador R1, com o seletor do barramento C ajustado para direcionar o conteúdo até R1.
- **Figura “Movimento de dados dos registradores para ULA e de volta para memória principal”:** a CPU soma os valores de R0 e R1 usando os barramentos A e B e a ALU. O resultado é enviado de volta à memória principal por meio do barramento de memória principal, previamente configurado.

Computação Neuromórfica: Inspirando Máquinas com o Cérebro




Figura 11 - Movimento de dado da memória principal para registrador R0
Fonte: Simulador DataPath (2025)




Figura 12 - Movimento de dado da memória principal para R1
Fonte: Simulador DataPath (2025)

Computação Neuromórfica: Inspirando Máquinas com o Cérebro




Figura 13 - Movimento de dados dos registradores para ULA e de volta para memória principal
Fonte: Simulador DataPath (2025)

No simulador de caminho de dados com memória *datapath*, exploramos de forma simplificada como a CPU interage com a memória principal, transferindo dados e realizando operações básicas, como a soma de dois números. No entanto, é importante destacar que o simulador aborda apenas uma visão básica e limitada desses processos.

No caso real, a interação entre a CPU e a memória é significativamente mais complexa, especialmente quando consideramos a transferência de múltiplos dados e a execução de várias instruções simultaneamente. No simulador, os dados são transferidos um de cada vez, e cada operação é realizada em um ciclo de CPU. Essa abordagem simplificada não leva em consideração a complexidade de situações reais, onde a CPU pode precisar acessar grandes volumes de dados ou executar múltiplas instruções em paralelo.

Essa limitação do simulador reflete um dos principais desafios da arquitetura de von Neumann: o gargalo de von Neumann, que será discutido a seguir.

2.8 O gargalo de von Neumann e formas de contorná-lo

O gargalo de von Neumann é uma limitação intrínseca à arquitetura proposta por John von Neumann, que serve como base para a maioria dos computadores modernos. Essa arquitetura unifica o armazenamento de dados e instruções em uma única memória, conectada à CPU e aos dispositivos de entrada/saída por meio de um barramento compartilhado.

O gargalo surge porque a CPU, capaz de executar bilhões de operações por segundo, depende da memória principal (RAM) para buscar instruções e dados. Esse descompasso entre a velocidade de processamento e a latência da memória gera ineficiências, especialmente em aplicações que demandam alto *throughput* de dados, como Machine Learning e processamento de sinais.

No entanto, a memória principal tem um tempo de acesso significativamente mais lento, e o barramento, com largura de banda limitada, restringe a quantidade de dados que pode ser transferida simultaneamente.

Como resultado, a CPU frequentemente fica ociosa, aguardando que os dados sejam transferidos, o que cria um “gargalo” no fluxo de informações e limita o desempenho geral do sistema. Para mitigar esse problema, técnicas como hierarquia de memória (caches), pipelines de instrução e arquiteturas paralelas (multicore) foram desenvolvidas, mas a limitação fundamental da arquitetura von Neumann persiste em muitos cenários.



Figura 14 - Representação visual do gargalo de von Neumann
Fonte: IBM Research (2025)

Embora o gargalo de von Neumann seja uma limitação fundamental da arquitetura, várias técnicas foram desenvolvidas para mitigar seus efeitos e melhorar o desempenho dos sistemas computacionais. A seguir estão algumas das principais abordagens:

- **Memória cache:** a memória cache é uma solução amplamente utilizada para reduzir o tempo de acesso aos dados. A cache é uma memória pequena, mas extremamente rápida, localizada próxima à CPU. Ela armazena cópias dos dados e instruções mais frequentemente acessados, permitindo que a CPU os recupere rapidamente sem precisar acessar a memória principal. A hierarquia de memória cache (L1, L2, L3) ajuda a minimizar o impacto do gargalo, pois reduz a necessidade de acessos frequentes à memória RAM.
- **Pipeline de instruções:** o pipeline de instruções é uma técnica que permite que a CPU execute várias instruções simultaneamente, em diferentes estágios de processamento. Em vez de esperar que uma instrução seja completamente executada antes de começar a próxima, o pipeline divide a execução em etapas (como: busca, decodificação, execução etc.), permitindo que a CPU trabalhe em múltiplas instruções ao mesmo tempo. Isso aumenta a eficiência da CPU e reduz o tempo ocioso causado pelo gargalo.

- **Acesso Direto à Memória (DMA):** o DMA é uma técnica que permite que dispositivos de E/S acessem a memória principal diretamente, sem a intervenção da CPU. Isso é particularmente útil para transferências de grandes volumes de dados, como em operações de leitura/escrita em discos rígidos ou transferências de rede. Ao liberar a CPU dessas tarefas, o DMA reduz o congestionamento no barramento e melhora o desempenho geral do sistema.
- **Multiprocessamento e multithreading:** o multiprocessamento e o multithreading são técnicas que permitem que múltiplos processadores ou núcleos de processamento trabalhem em paralelo, dividindo as tarefas entre si. Isso ajuda a contornar o gargalo, pois diferentes núcleos podem acessar a memória e executar instruções simultaneamente, aumentando a capacidade de processamento do sistema. Além disso, o multithreading permite que uma única CPU execute múltiplas threads (fluxos de execução) ao mesmo tempo, otimizando o uso dos recursos disponíveis.
- **Barramentos de alta velocidade e hierarquia de barramentos:** a utilização de barramentos de alta velocidade e a organização hierárquica dos barramentos (como barramentos locais, de alta velocidade e de baixa velocidade) ajudam a reduzir o congestionamento no barramento principal. Dispositivos de alta velocidade, como placas de vídeo e interfaces de rede, podem ser conectados a barramentos dedicados, enquanto dispositivos mais lentos são conectados a barramentos separados. Isso permite que a CPU e a memória se comuniquem de forma mais eficiente, minimizando o impacto do gargalo.
- **Memória não volátil de alta velocidade (NVRAM):** o uso NVRAM, como memórias flash e memórias resistivas (ReRAM), está se tornando uma solução promissora para reduzir o gargalo de von Neumann. Essas memórias combinam a velocidade de acesso da RAM com a capacidade de retenção de dados mesmo sem energia, oferecendo uma alternativa mais rápida e eficiente para o armazenamento de dados e instruções.

Apesar das diversas técnicas que foram desenvolvidas para mitigar seus efeitos, o gargalo continua sendo um desafio, especialmente com o aumento contínuo da velocidade de processamento das CPUs.

Novas abordagens, como a computação neuromórfica e fotônica, estão sendo exploradas para superar essas limitações e revolucionar a arquitetura dos computadores no futuro.

2.9 A Arquitetura Neuromórfica

A computação neuromórfica emerge como uma alternativa inovadora para superar as limitações intrínsecas da arquitetura de von Neumann, particularmente seu gargalo energético e a separação física entre processamento e memória. Inspirada na eficiência do cérebro humano — que opera com cerca de 86 bilhões de neurônios e 100 trilhões de sinapses, consumindo apenas 20 W — essa abordagem propõe sistemas nos quais cálculos e armazenamento ocorrem de forma integrada, imitando a organização biológica.

A comunicação nesses sistemas se dá através de pulsos temporizados (*spikes*), análogos aos potenciais de ação neuronais, permitindo processamento paralelo e adaptativo. A superioridade do cérebro reside não apenas em sua eficiência energética (ordens de magnitude maior que sistemas convencionais), mas também em sua flexibilidade estrutural.

Nele, a memória e o processamento são inseparáveis: componentes assumem funções dinâmicas conforme aprendem e se adaptam a ambientes complexos, características que sistemas neuromórficos buscam replicar através de novos materiais e arquiteturas distribuídas.

Embora replicar integralmente tal complexidade permaneça além das capacidades atuais da engenharia, avanços recentes demonstram progresso significativo ao integrar princípios biológicos, como plasticidade sináptica e tolerância a falhas, em circuitos eletrônicos.

Essa transição exige, contudo, uma ruptura com paradigmas tradicionais. A arquitetura neuromórfica — conforme ilustrado na figura “Arquitetura de um sistema neuromórfico” — redefine a computação ao mesclar elementos de processamento e

memória em estruturas dinâmicas, onde componentes se reconfiguram continuamente em resposta a estímulos externos.

Essa abordagem baseada em processos de aprendizado intrínsecos, não reduz apenas o consumo energético, mas também abre caminhos para sistemas autônomos capazes de evoluir em tempo real.

O desafio atual reside em harmonizar a precisão do silício com a adaptabilidade biológica — um salto que demandará não apenas inovações em nanoescala, mas uma reinvenção radical de como concebemos a computação.




Figura 15 - Arquitetura de um sistema neuromórfico
Fonte: Schuller *et al.* (2015), adaptado pelo autor (2025)

Uma diferença significativa também está presente no nível de dispositivo. A computação von Neumann clássica é baseada em transistores, resistores, capacitores, indutores e conexões de comunicação, como dispositivos básicos. Embora esses dispositivos convencionais tenham algumas características únicas (por exemplo, velocidade, tamanho, faixa de operação), eles são limitados em outros

aspectos cruciais (como consumo de energia, design e funcionalidade rígidos, incapacidade de tolerar falhas e conectividade limitada).

Em contraste, o cérebro é baseado em grandes coleções de neurônios, cada um dos quais possui um corpo (soma), sinapses, axônio e dendritos que são adaptáveis e tolerantes a falhas. Além disso, a conectividade entre os diversos elementos no cérebro é muito mais complexa do que em um circuito computacional convencional.

Uma comparação entre sistemas biológicos e tecnológicos é reveladora em quase todos os aspectos. Embora os componentes individuais dos sistemas de silício pareçam apresentar um desempenho superior em muitos aspectos, o sistema como um todo exibe uma funcionalidade muito reduzida. Mesmo sob extrapolações razoáveis dos diversos parâmetros, parece que a melhoria na capacidade computacional dos sistemas convencionais baseados em silício nunca será capaz de se aproximar da densidade e eficiência energética do cérebro humano.




Figura 16 - Rede de conexões em a) circuitos convencionais e b) circuitos neurais
Fonte: Schuller *et al.* (2015), adaptado pelo autor (2025)

Um novo desenvolvimento conceitual é necessário. Além disso, análises comparativas entre o tempo de resposta e o consumo energético em diferentes tecnologias computacionais revela um cenário significativo: neurônios e sinapses biológicas operam em um regime único, caracterizado por baixíssima dissipação de energia mesmo apresentando velocidades de operação consideravelmente mais lentas.

Essa combinação singular de eficiência energética extrema com tempos de processamento moderados define um espaço de operação distinto, ainda inatingível pelas arquiteturas computacionais tradicionais, destacando a vantagem fundamental dos sistemas biológicos em aplicações onde o consumo energético é crítico.

A tabela “Comparação entre sistemas biológicos e baseados em silício” compara o desempenho de neurônios biológicos e equivalentes de neurônios construídos a partir de transistores CMOS típicos usados em computadores. Embora os valores listados nesta tabela possam não ser exatos e sejam discutíveis, as diferenças são tão grandes que fica claro que novos conceitos científicos são necessários, possivelmente até na própria arquitetura do sistema. Embora os dispositivos de silício possam apresentar certas vantagens, as capacidades computacionais gerais do sistema — sua tolerância a falhas, consumo de energia e capacidade de lidar com grandes conjuntos de dados — são consideravelmente superiores nos cérebros biológicos.

É necessária uma tecnologia que tenha as vantagens dos materiais biológicos e de engenharia, sem as desvantagens de nenhum deles. Assim, mudanças significativas são necessárias nos projetos de dispositivos em nanoescala, novos materiais funcionais e implementações de software inovadoras. A filosofia geral de construção de um sistema computacional convencional depende da capacidade de produzir bilhões de dispositivos altamente controlados que respondem da mesma maneira a um estímulo ou sinal bem definido.

Por outro lado, espera-se que os elementos de circuitos neuromórficos respondam de maneira diferente dependendo de seu histórico passado. Consequentemente, o projeto e a implementação de novas arquiteturas devem ser dramaticamente modificados.

Características	Biologia	Silício	Vantagem
Velocidade	1 mseg	1 nseg	1.000.000x
Tamanho	1µm - 10µm	10nm -100nm	1.000x
Tensão	~ 0,1V	~ 1,0V	10x
Densidade de Neurônios	100K/mm ²	5k/mm ²	20x
Confiabilidade	80%	< 99,9999%	1.000.000x
Taxa de Erro Sináptico	75%	~ 0%	>1099
Dimensões	Pseudo 3D	Pseudo 3D	Similar
Energia por Operação	~ 2 fJ	~ 10pJ	5.000x
Energia Total	10 Watt	>>1033 Watt	100.000x
Temperatura	36°C - 38°C	5°C - 60°C	Faixa maior
Efeito do Ruído	Ressonância	Ruim	-
Criticalidade	Limite	Distante	-

Tabela 1 - Comparação entre sistemas biológicos e baseados em silício
Fonte: Schuller *et al.* (2015), adaptado pelo autor (2025)

3 DIFERENÇAS FUNDAMENTAIS ENTRE AS ABORDAGENS DE PROCESSAMENTO

Neste momento, iremos discutir as diferenças fundamentais entre a arquitetura de von Neumann e a abordagem neuromórfica, abordando desde os princípios de operação — como o processamento sequencial controlado por relógio *versus* a computação paralela baseada em eventos — até a organização arquitetural, contrastando a separação rígida entre memória e processamento dos sistemas convencionais com a integração inerente aos sistemas neuromórficos.

Além disso, exploraremos como a eficiência energética e a tolerância a ruídos diferem radicalmente entre esses paradigmas, destacando tecnologias emergentes, como memristores e neurônios CMOS analógicos, que viabilizam a computação neuromórfica e suas vantagens em aplicações de IA e processamento de sinais complexos.

3.1 Princípios fundamentais de operação

A arquitetura de von Neumann estabelece um modelo de computação baseado em estados discretos e operações sequenciais rigidamente controladas por um relógio global. Neste paradigma, cada operação ocorre em ciclos precisamente sincronizados, com instruções e dados trafegando constantemente entre a CPU e a memória através do gargalo do barramento de dados. Essa separação física entre armazenamento e processamento gera ineficiências energéticas intrínsecas, já que até 90% da energia pode ser consumida apenas no transporte de dados entre esses componentes.

Em contraste radical, a arquitetura neuromórfica opera através de princípios fundamentalmente distintos. Inspirada na biologia neural, ela emprega:

- **Processamento massivamente paralelo:** enquanto sistemas von Neumann processam instruções sequencialmente, Redes Neuromórficas distribuem a computação por milhares de unidades processadoras simples que operam simultaneamente.

- **Codificação por eventos:** substitui o rígido controle por relógio por um esquema onde a computação é disparada pela ocorrência de eventos (*spikes*), similar aos potenciais de ação biológicos.
- **Tolerância a ruído intrínseca:** ao contrário da precisão determinística exigida em sistemas digitais, o processamento neuromórfico extrai informação confiável de sinais analógicos ruidosos através de mecanismos estatísticos.

A figura “Potência de sinal e tolerância a erro: sistemas biológicos vs. computadores convencionais” ilustra como essa abordagem alternativa permite operar com sinais de energia extremamente baixa (1.72 kT-3kT), que seriam considerados “ruído” em sistemas convencionais, mas que são perfeitamente adequados para computação neuromórfica. Essa capacidade de extrair informação de sinais subsimbólicos explica em parte a diferença de várias ordens de magnitude.




Figura 17 - Potência de sinal e tolerância a erro: sistemas biológicos vs. computadores convencionais
Fonte: Tsur (2021), adaptado pelo autor (2025)

3.2 Organização arquitetural e fluxo de dados

A arquitetura von Neumann impõe uma hierarquia rígida de memória (registradores, cache, RAM, armazenamento) que reflete sua separação fundamental entre processamento e armazenamento. Essa organização exige gerenciamento explícito de dados através de múltiplos níveis de cache e técnicas de *prefetching* para mitigar o gargalo de memória — estratégias que consomem energia e complexidade de projeto consideráveis.

A abordagem neuromórfica dissolve essa dicotomia através de três princípios fundamentais:

- **Memória Computacional:** sinapses artificiais em chips neuromórficos funcionam simultaneamente como elementos de processamento e armazenamento, eliminando a necessidade de movimento constante de dados. Um memristor, por exemplo, armazena informação em sua resistência enquanto realiza computação analógica através da Lei de Ohm.
- **Conectividade Adaptativa:** enquanto sistemas convencionais possuem topologias de rede fixas (como barramentos ou crossbars), Redes Neuromórficas podem reconfigurar dinamicamente suas conexões através de mecanismos de plasticidade sináptica, permitindo auto-organização e aprendizagem contínua.
- **Processamento em Memória (PIM):** a computação ocorre diretamente onde os dados residem, em contraste com o fluxo constante de dados entre CPU e memória em von Neumann. A figura “Comparação de eficiência energética entre o cérebro e processadores” ilustra como essa co-localização radical permite densidades de potência muito menores ($\sim 0.01 \text{ W/cm}^2$ vs. 50 W/cm^2).




Figura 18 - Comparação de eficiência energética entre o cérebro e processadores
Fonte: Tsur (2021), adaptado pelo autor (2025)

A implementação prática desses princípios está se tornando viável através de novas tecnologias como: **Memristores** (dispositivos nanoscópicos que emulam propriedades sinápticas); **Neurônios CMOS Analógicos** (circuitos integrados que replicam dinâmicas de integração e disparo neural); **Interconexões 3D** (permitindo densidades de conectividade que se aproximam das redes biológicas).

Essa mudança paradigmática na organização computacional promete não apenas ganhos em eficiência energética, mas também novas capacidades em aprendizado adaptativo e processamento de informações complexas que são inatingíveis com abordagens convencionais.

3.3 Estrutura biológica e fundamentos do processamento neural

Para compreendermos plenamente o potencial revolucionário da computação neuromórfica, é indispensável mergulhar na estrutura e no funcionamento do cérebro humano, cuja arquitetura biológica é a fonte direta de inspiração desses sistemas computacionais inovadores.

O cérebro humano é formado por vastas e intrincadas redes compostas por bilhões de neurônios interligados. Estes neurônios não funcionam isoladamente, muito pelo contrário, eles operam como unidades cooperativas dentro de um sistema altamente dinâmico e adaptável. A figura “Estrutura básica do neurônio (dendritos, soma, axônio, sinapses)” ilustra a complexidade desta rede neural e a estrutura básica de um neurônio, destacando seus principais componentes.




Figura 19 - Estrutura básica do neurônio (dendritos, soma, axônio, sinapses)
Fonte: Kandel *et al.* (2000), adaptado pelo autor (2025)

Cada neurônio é uma unidade funcional complexa cuja estrutura básica reflete sua capacidade de processar e transmitir informações no sistema nervoso. É constituída essencialmente por quatro componentes:

- **Dendritos:** estruturas ramificadas que se projetam a partir do corpo celular e são responsáveis por receber sinais químicos ou elétricos de outros neurônios. Sua função é coletar e integrar essas informações para serem processadas.
- **Soma (ou corpo celular):** este é o centro de processamento do neurônio. Ele integra os sinais recebidos pelos dendritos e determina, com base no acúmulo dessas entradas, se o neurônio deve ou não disparar um sinal elétrico.
- **Axônio:** um prolongamento longo e fino que conduz o sinal elétrico gerado na soma até outras células nervosas, musculares ou glandulares.
- **Sinapses:** os pontos de comunicação entre neurônios. Na sinapse, o sinal elétrico é convertido em sinal químico (ou permanece elétrico, dependendo do tipo de sinapse), permitindo a transmissão eficiente da informação para o próximo neurônio na cadeia.

A riqueza do sistema sináptico vai muito além da mera transmissão de sinais. As sinapses não são apenas canais de comunicação, mas também o local onde ocorre o aprendizado e a adaptação da Rede Neural. Processos como a Potenciação de Longo Prazo (LTP) e a Depressão de Longo Prazo (LTD) modulam a força das conexões sinápticas, permitindo o fortalecimento ou o enfraquecimento das vias neurais com base na experiência e na frequência de utilização. Observe a figura “Modulação sináptica: LTP e LTD”.




Figura 20 - Modulação sináptica: LTP e LTD
Fonte: Zomaya (2006), adaptado pelo autor (2025)

Essa capacidade de ajustar dinamicamente as conexões confere ao cérebro sua famosa plasticidade, uma característica que a computação neuromórfica busca replicar para viabilizar sistemas capazes de autoaprendizagem e adaptação contínua.

A transmissão do sinal nervoso ocorre através de um evento denominado potencial de ação (observe a figura “Dinâmica do potencial de ação”). Esse processo começa com o neurônio em estado de repouso, com um potencial elétrico de aproximadamente -70 mV. Quando os sinais recebidos pelos dendritos são suficientemente fortes para ultrapassar um limiar crítico, ocorre uma rápida despolarização da membrana, levando à geração do potencial de ação. O sinal então percorre o axônio até alcançar as terminações sinápticas, onde será transferido para o próximo neurônio.

Após o pico da despolarização, segue-se a fase de repolarização, durante a qual a membrana retorna ao seu estado negativo de repouso. Em alguns casos, ocorre uma breve hiperpolarização, tornando a membrana ainda mais negativa antes de estabilizar novamente no potencial de repouso. Esse ciclo garante que os sinais sejam propagados de maneira unidirecional e com alta eficiência energética.




Figura 21 - Dinâmica do potencial de ação
Fonte: Brainy – Potencial de Ação (2025), adaptado por FIAP (2025)

No que tange à eficiência, o cérebro humano demonstra uma performance energética impressionante. De acordo com estimativas baseadas em medições de fluxo sanguíneo, todo esse processamento paralelo consome cerca de 20W — o que equivale a uma lâmpada doméstica simples. Apesar do baixo consumo, o cérebro realiza simultaneamente inúmeras tarefas complexas, desde a coordenação motora até a resolução de problemas abstratos.

Essa visão aprofundada sobre o funcionamento do cérebro humano não apenas reforça a motivação para o desenvolvimento de arquiteturas neuromórficas, mas também revela as vastas possibilidades que se abrem ao projetarmos sistemas que imitam essas estratégias naturais. A integração de memória e processamento, a adaptação sináptica, e o uso eficiente da energia são aspectos centrais que conduzem os engenheiros e cientistas da computação neuromórfica rumo a máquinas verdadeiramente inteligentes e energeticamente sustentáveis.

4 ELEMENTOS BÁSICOS DE CIRCUITOS ELÉTRICOS: RESISTORES, CAPACITORES E INDUTORES

Agora iremos explorar os conceitos fundamentais dos circuitos eletrônicos integrados e sua aplicação em arquiteturas neuromórficas. Também analisaremos as propriedades essenciais de resistores, capacitores e indutores, destacando como estão sendo reinterpretados para computação neuromórfica — onde resistores memristivos emulam plasticidade sináptica, capacitores reproduzem o comportamento integrador dos neurônios, e circuitos RC simulam a integração temporal de potenciais de ação. São essas interações em nanoescala que permitem replicar processos biológicos, servindo como ponte entre a eletrônica clássica e o hardware bioinspirado.

4.1 Resistores e sua função em sistemas neuromórficos

Os circuitos elétricos são sistemas interconectados de componentes eletrônicos que permitem o fluxo controlado de corrente elétrica para realizar funções específicas, como processamento de sinais, armazenamento de energia e transmissão de dados. Em Circuitos Integrados (CIs), esses componentes são miniaturizados em um único chip de silício, como apresentado na figura “Processador Intel Core i7 da geração Sandy Bridge”, formando a base da eletrônica moderna de microprocessadores.




Figura 22 - Processador Intel Core i7 da geração Sandy Bridge
Fonte: Intel (2011), adaptado por FIAP (2025)

Toda a arquitetura de hardware em computação é baseada em resistores, capacitores, transistores, indutores e conexões de comunicação como dispositivos básicos. Embora esses dispositivos convencionais tenham algumas características únicas (por exemplo, velocidade, tamanho, faixa de operação), eles são limitados em outros aspectos cruciais (como consumo de energia, design e funcionalidade rígidos, incapacidade de tolerar falhas e conectividade limitada).

Na computação neuromórfica, os circuitos elétricos são adaptados para imitar o funcionamento do cérebro humano, onde neurônios e sinapses são emulados por componentes eletrônicos. Essa abordagem permite criar sistemas de IA mais eficientes em energia e capazes de aprendizado adaptativo. No entanto, antes de sermos capazes de construir neurônios sintéticos, iremos revisar os conceitos básicos dos principais componentes utilizados em circuitos eletrônicos.

Um resistor é um componente que limita o fluxo de corrente elétrica, sendo sua unidade de medida o Ohm (Ω). A relação entre a tensão elétrica (V , em volts) aplicada no resistor e a corrente elétrica (i , em ampères) que o atravessa é dada pela Lei de Ohm:

$$V = i \times R \quad (1)$$

Podemos interpretar fisicamente com base na equação anterior, que para qualquer valor de tensão aplicada ao resistor a corrente terá um valor que manterá a

resistência constante. Você deve considerar que o mesmo ocorre se variarmos a corrente, ou seja, a tensão também irá se alterar de forma a manter a resistência constante, obedecendo a Lei de Ohm. Na computação neuromórfica, resistores são utilizados para controlar o nível de corrente que representa a intensidade de um estímulo neural.

Exemplo 1: suponha um resistor de $100\ \Omega$ atravessado por uma corrente de $0,02\text{ A}$. Calculando a tensão:

$$V = i \times R = 100\ \Omega \times 0,02\text{ A} = 2\text{ V} \quad (2)$$

Ou seja, há uma queda de 2 volts no resistor.

Os resistores podem ser dispostos em um circuito elétrico de duas maneiras: em série ou em paralelo. Quando conectados em série, a resistência equivalente (R_{eq}) é a soma das resistências individuais:

$$R_{eq} = R_1 + R_2 + R_3 \quad (3)$$




Figura 23 - Associação de resistores em série
Fonte: Elaborado pelo autor (2025)

Essa lógica pode ser aplicada a qualquer quantidade de resistores conectados em série.

Existem três características importantes que devemos notar em um circuito com resistores em série:

- Para essa associação, a corrente que flui pelos resistores deve ser a mesma, obrigatoriamente.
- As tensões em cada resistor são “diferentes” (são iguais para um caso específico em que, $R_1 = R_2 = R_3$, podemos afirmar que $V_1 = V_2 = V_3$), pois dependem do valor de cada resistência.
- O somatório das tensões em cada resistor é igual ao valor da tensão aplicada à resistência equivalente.

Exemplo 2: suponha dois resistores estejam ligados em série com $R_1 = 50 \, \Omega$ e $R_2 = 70 \, \Omega$ determine a resistência equivalente.

$$R_{eq} = R_1 + R_2 = 50 \, \Omega + 70 \, \Omega = 120 \, \Omega \quad (4)$$

Já quando os resistores estão conectados em paralelo, a resistência equivalente (R_{eq}) é a soma dos inversos resistências individuais:

$$1/R_{eq} = 1/R_1 + 1/R_2 + 1/R_3 \quad (5)$$




Figura 24 - Associação de resistores em paralelo
Fonte: Elaborado pelo autor (2025)

O mesmo raciocínio vale para qualquer número de resistores em paralelo.

Por fim, devemos notar três importantes características desse tipo de associação:

- Na associação paralela, as tensões em cada resistor são iguais.
- As correntes em cada resistor são “diferentes” (são iguais para $R_1 = R_2 = R_3$), pois dependem do valor de cada resistência.
- O somatório das correntes em cada resistor é igual ao valor da corrente que flui pela resistência equivalente.

Exemplo 3: sejam dois resistores ligados em paralelo com 100Ω e 200Ω em paralelo:

$$1/R_{eq} = 1/100 + 1/200 = 0,015 \rightarrow R_{eq} = 66,7\Omega \quad (6)$$

4.2 Capacitores e a emulação de comportamentos neurais

Os capacitores são elementos passivos que possuem como principal característica a capacidade de armazenamento de carga. Essa capacidade de armazenamento é caracterizada pela capacitância (C), que é uma medida da quantidade de cargas (Q) que um capacitor é capaz de armazenar em suas placas para uma dada diferença de potencial (V).

A relação fundamental é definida por:

$$Q = C \times V \quad (7)$$

Exemplo 4: em um capacitor de $10 \times 10^{-6} F$ carregado por uma tensão de $5 V$ qual é a carga acumulada nas placas?

$$Q = 10 \times 10^{-6} F \times 5 V = 50 \times 10^{-6} C \quad (8)$$

Logo, o capacitor armazena 50 microcoulombs de carga.

Assim como os resistores, os capacitores podem ser associados de forma a gerar uma nova capacitância, chamada capacitância equivalente. Essa nova capacitância resulta da combinação das propriedades individuais de cada capacitor no circuito. A maneira como esses componentes são organizados determina o valor final da capacitância equivalente. Dessa forma, é possível ajustar o comportamento do circuito de acordo com a necessidade do projeto. A capacitância equivalente

representa, portanto, a resposta global do conjunto de capacitores quando atuam em conjunto.

Considerando o caso em que temos capacitores em série, como ilustrado na figura “Associação de capacitores em série”, podemos obter a capacitância equivalente entre os pontos A e B, fazendo uso da seguinte equação:

$$1/C_{eq} = 1/C_1 + 1/C_2 + 1/C_3 \quad (9)$$




Figura 25 - Associação de capacitores em série
Fonte: Elaborado pelo autor (2025)

Essa associação pode ser estendida para qualquer quantidade de capacitores em série.

Exemplo 5: considere dois capacitores de $10 \times 10^{-6} \text{ C}$ e $20 \times 10^{-6} \text{ C}$ em série. Determine a capacitância equivalente.

$$1/C_{eq} = 1/10 + 1/20 = 0,15 \rightarrow C_{eq} = 6,7 \text{ F} \quad (10)$$

Para o caso da associação de capacitores em paralelo, ilustrado na figura “Associação de capacitores em paralelo”, podemos perceber facilmente que as tensões aplicadas aos terminais de cada capacitor são idênticas e possuem valor igual ao da fonte de tensão, ou seja, V.

Com isso, a capacitância equivalente é dada pela seguinte equação:

$$C_{eq} = C_1 + C_2 + C_3 \quad (11)$$




Figura 26 - Associação de capacitores em paralelo
Fonte: Elaborado pelo autor (2025)

Vale destacar que, nesta configuração, a carga acumulada no capacitor equivalente corresponde à soma das cargas armazenadas em cada capacitor individual. Além disso, o princípio é o mesmo para qualquer número de capacitores em paralelo.

Os capacitores, como já discutido, destacam-se por sua capacidade de armazenar cargas elétricas em um campo eletrostático. Essa propriedade é central para seu funcionamento e será amplamente aplicada ao longo deste curso, especialmente quando estudarmos os circuitos neuromórficos que simulam a integração dos sinais dos neurônios.

Vamos analisar detalhadamente como ocorre o processo de carga e descarga de um capacitor em um circuito simples com fonte de tensão e resistor em série. Esse sistema é conhecido como circuito RC.

A) Situação de carga do capacitor: inicialmente, consideramos o capacitor completamente descarregado, ou seja, a tensão em seus terminais é nula ($V_C = 0$) e, conseqüentemente, a corrente que circula no circuito também é zero ($I_C = 0$). Este

cenário corresponde à condição em que a chave do circuito S1 está aberta, interrompendo o fluxo de corrente.

Ao fecharmos a chave S1 no contato A, toda a tensão da fonte de alimentação V passa a ser aplicada sobre o resistor R, já que, por princípio, o capacitor resiste a variações instantâneas de tensão em seus terminais. Nesse instante inicial $t = 0$ s, a corrente elétrica atinge seu valor máximo — observe a figura “Circuito de carga do capacitor”.

$$I_C(Máx) = V/R \quad (12)$$

Onde: $I_C(Máx)$ é a corrente inicial, V é a tensão da fonte e R é a resistência do resistor.




Figura 27 - Circuito de carga do capacitor
Fonte: Elaborado pelo autor (2025)

No entanto, conforme o tempo avança, a tensão sobre o capacitor aumenta gradualmente, enquanto a corrente diminui progressivamente. A evolução da tensão sobre os terminais do capacitor ao longo do tempo segue uma curva exponencial crescente, descrita pela equação:

$$V_C(t) = V \times (1 - e^{-t/R \times C}) \quad (13)$$

Onde: $V_C(t)$ é a tensão sobre o capacitor no instante t, V é a tensão da fonte de alimentação, t é o tempo, R é a resistência do circuito, C é Capacitância do capacitor

e e é a base do logaritmo natural com valor de aproximadamente 2,7182. A constante de tempo (τ) deste circuito é dada por:

$$\tau = R \times C \quad (14)$$

Este parâmetro indica o tempo necessário para que a tensão no capacitor atinja aproximadamente 63% do valor da tensão da fonte. Por exemplo, se $R = 1000 \, \Omega$ e $C = 100 \times 10^{-6} \, \text{F}$, temos:

$$\tau = 1000 \, \Omega \times 100 \times 10^{-6} \, \text{F} = 0,1 \, \text{s} \quad (15)$$

Assim, após 0,1 segundos, a tensão no capacitor será aproximadamente:

$$V_C(\tau) \approx 0,63 \times V \quad (16)$$

Com o passar do tempo, a tensão no capacitor continua a crescer até se aproximar do valor da tensão da fonte. Consideramos que o capacitor está praticamente totalmente carregado quando o tempo transcorrido é cerca de 10 vezes a constante de tempo ($t \approx 10\tau$). Nesse ponto $V_C \approx V$ e $I_C \approx 0$. Sendo assim, toda a tensão da fonte está aplicada sobre o capacitor, e não há mais corrente circulando no circuito. A figura “Gráfico de carga do capacitor ao longo do tempo” ilustra o comportamento da tensão no capacitor durante o processo de carga.




Figura 28 - Gráfico de carga do capacitor ao longo do tempo
Fonte: Elaborado pelo autor (2025)

B) Situação de descarga do capacitor: agora, consideremos que o capacitor esteja totalmente carregado e a fonte de alimentação seja removida, fechando o contato S_1 em B, o circuito fica apenas entre o capacitor e o resistor. Nesse momento, a energia armazenada no capacitor começa a ser liberada através do resistor. A corrente que circula no circuito passa a depender unicamente da carga inicial do capacitor e da resistência presente. Esse processo dá início à descarga do capacitor, com a tensão diminuindo gradualmente ao longo do tempo. Observe a figura:




Figura 29 - Circuito de descarga do capacitor
Fonte: Elaborado pelo autor (2025)

Nesse cenário, a energia armazenada no capacitor será dissipada pelo resistor, e a tensão sobre o capacitor diminui exponencialmente com o tempo:

$$V_C(t) = V_0 \times e^{-t/R \times C} \quad (17)$$

Onde V_0 é a tensão inicial sobre o capacitor. Semelhante ao processo de carga, a constante de tempo $\tau = R \times C$ define a rapidez da descarga.

Após um tempo igual a τ , a tensão sobre o capacitor terá caído para aproximadamente 37% do valor inicial. Após aproximadamente τ , a descarga é praticamente completa (veja a figura “Gráfico de descarga do capacitor ao longo do tempo”).

Este comportamento de carga e descarga é essencial para aplicações neuromórficas, pois permite simular o comportamento natural dos neurônios, que

acumulam sinais de entrada até que um limiar seja atingido, disparando então um “potencial de ação”. Dessa forma, o capacitor age como um integrador das correntes recebidas, aproximando-se do funcionamento biológico. Quando a carga acumulada atinge um determinado ponto, o circuito responde de maneira abrupta, semelhante ao disparo neural. Essa dinâmica contribui para a construção de sistemas que imitam a transmissão de sinais no cérebro.




Figura 30 - Gráfico de descarga do capacitor ao longo do tempo
Fonte: Elaborado pelo autor (2025)

Em hardware neuromórfico, o capacitor desempenha justamente o papel de armazenador temporário da “membrana elétrica”, integrando sinais até o disparo do neurônio artificial.

4.3 Indutores e sua relevância em oscilações neurais

Um indutor é um componente eletrônico representado pelo símbolo de uma bobina ou espiral, o qual é conectado por dois terminais. Sua principal função é armazenar energia na forma de campo magnético sempre que uma corrente elétrica percorre suas espiras. Além de armazenar energia, o indutor resiste a variações súbitas de corrente, o que faz dele um elemento fundamental em circuitos de filtragem e transformadores.

A grandeza física que caracteriza um indutor é a indutância, cuja unidade de medida é o Henry (H). A relação básica entre o fluxo magnético (ϕ , em Weber) e a corrente elétrica (i , em ampère) é expressa por:

$$\phi = L \times i \quad (18)$$

A tensão gerada nos terminais de um indutor não depende da corrente em si, mas da variação da corrente no tempo. Esta relação segue a Lei da Indução Eletromagnética de Faraday, descrita como:

$$V_L = L \times (\Delta i / \Delta t) \quad (19)$$

Onde V_L é a tensão nos terminais do indutor, L é a Indutância $\Delta i / \Delta t$ é a variação da corrente elétrica no tempo.

Esse comportamento faz do indutor um excelente componente para modelagem de dinâmicas neuronais em hardware neuromórfico, simulando atrasos e respostas temporais nas sinapses artificiais.

Quando indutores são conectados em série, a indutância total do circuito é simplesmente a soma das indutâncias individuais (veja a figura “Associação de indutores em série”).

$$L_{eq} = L_1 + L_2 + L_3 \quad (20)$$

O comportamento permanece válido mesmo com vários indutores em série.

Exemplo 6: se tivermos dois indutores, em série, de $L_1 = 3 \text{ H}$ e $L_2 = 2 \text{ H}$ a indutância equivalente é:

$$L_{eq} = 3 \text{ H} + 2 \text{ H} = 5 \text{ H} \quad (21)$$

Nesta configuração, a corrente que atravessa cada indutor é a mesma, e o campo magnético resultante se acumula, aumentando a energia armazenada no circuito.




Figura 31 - Associação de indutores em série
Fonte: Elaborado pelo autor (2025)

Já na associação em paralelo, o cálculo da indutância equivalente segue a mesma lógica das resistências em paralelo (observe a figura “Associação de indutores em paralelo”).

$$1/L_{eq} = 1/L_1 + 1/L_2 + 1/L_3 \quad (22)$$




Figura 32 - Associação de indutores em paralelo
Fonte: Elaborado pelo autor (2025)

Essa regra se aplica também para associações com mais indutores em paralelo.

Exemplo 7: para dois indutores, em paralelo, de $L_1 = 4 \text{ H}$ e $L_2 = 6 \text{ H}$, a indutância equivalente é:

$$1/L_{eq} = 1/4 \text{ H} + 1/6 \text{ H} = 5 \text{ H}/12 \rightarrow L_{eq} = 2,4 \text{ H} \quad (23)$$

Nessa configuração, a tensão aplicada sobre cada indutor é a mesma, mas a corrente se divide entre os ramos do circuito de acordo com as indutâncias.

Para compreendermos plenamente o comportamento dinâmico dos indutores, é essencial analisarmos como eles reagem durante os processos de carga e descarga. Assim como os capacitores armazenam energia na forma de campo elétrico, os indutores acumulam energia em seu campo magnético sempre que uma corrente elétrica percorre suas espiras.

Neste estudo, devemos considerar um circuito simples composto por uma fonte de tensão contínua V , um resistor R e um indutor L conectados em série, além de uma chave S_1 que controla a passagem da corrente elétrica i_L . As situações a seguir ilustram claramente como se dá a evolução da corrente e da tensão no circuito durante os estados de carga e descarga do indutor.

A) Situação de carga do indutor: inicialmente, antes que a chave S_1 seja fechada, o circuito está aberto. Nesta condição não existe um caminho fechado para o fluxo de corrente elétrica, portanto não existe corrente no circuito, o campo magnético do indutor é inexistente (nenhuma energia armazenada) e a tensão nos terminais do indutor é nula. Fisicamente, com a corrente ausente, o campo magnético não é criado. O indutor permanece em estado neutro.

Quando a chave S_1 é fechada no contato A (ilustrada na figura “Circuito de carga do indutor”), a fonte de tensão é conectada ao circuito contendo o resistor e o indutor. Agora, teoricamente, a corrente elétrica tentaria começar a circular imediatamente, como ocorre em um circuito puramente resistivo. No entanto, o indutor resiste a essa mudança súbita. Essa resistência não é por dissipação de energia (como acontece no resistor), mas por sua propriedade de oposição à variação da corrente, chamada autoindução.




Figura 33 - Circuito de carga do indutor
Fonte: Elaborado pelo autor (2025)

De acordo com a Lei de Faraday-Lenz, a variação da corrente gera uma força eletromotriz (f.e.m.) induzida no indutor, que se opõe à causa que a produziu, ou seja, ao crescimento da corrente. Portanto, no instante inicial, a corrente $i_L(0) = 0$ e a tensão no indutor é $V_L = V$ (a tensão total da fonte). Toda a energia fornecida pela fonte, neste momento, está sendo utilizada para iniciar a criação do campo magnético ao redor do indutor.

À medida que o tempo avança, o campo magnético do indutor se fortalece, e isso permite que a corrente comece a crescer gradualmente. Este crescimento da corrente segue uma curva exponencial crescente, descrita por:

$$i_L(t) = V/R \times (1 - e^{-R \times t/L}) \quad (24)$$

Conforme a corrente aumenta, a energia fornecida pela fonte de tensão está sendo convertida em energia magnética armazenada no indutor. Além disso, a tensão sobre o indutor, inicialmente máxima, começa a diminuir. Após um tempo igual à constante de tempo $\tau = L/R$, a corrente atinge cerca de 63% de seu valor final.

Para tempos muito longos ($t \rightarrow \infty$) o indutor se comporta como um curto-circuito, ou seja, o campo magnético está completamente formado e estabilizado e não há mais variação de corrente, portanto, a tensão no indutor cai a zero $V_L = 0$. Além disso, a corrente se estabiliza no valor máximo, isto é, $i_L = V/R$. Fisicamente,

toda a energia fornecida pela fonte neste ponto está sendo dissipada no resistor em forma de calor, já que o indutor não consome energia em corrente contínua constante.




Figura 34 - Gráfico de carga do indutor ao longo do tempo
Fonte: Elaborado pelo autor (2025)

B) Situação de descarga do indutor: após a carga completa, se desconectarmos a fonte de tensão colocando a chave S_1 em B, conforme a figura “Circuito de descarga do indutor” mostra, mas mantermos o circuito fechado com o resistor e o indutor, ocorre o processo de descarga. Fisicamente:

- O campo magnético ao redor do indutor está totalmente estabelecido e armazena energia.
- Se interrompêssemos o circuito de forma brusca (abrindo a chave imediatamente), o campo magnético colapsaria rapidamente, induzindo uma alta tensão que poderia danificar o circuito.
- No entanto, mantendo o circuito fechado, a energia do campo magnético é convertida ordenadamente em corrente elétrica, que vai se dissipando no resistor.




Figura 35 - Circuito de descarga do indutor
Fonte: Elaborado pelo autor (2025)

A corrente que circula durante a descarga diminui de forma exponencial, segundo a expressão:

$$i_L(t) = i_{L0} \times e^{-R \times t / L} \quad (25)$$

Onde i_{L0} é a corrente inicial de descarga.

Conforme o tempo avança, o campo magnético enfraquece gradualmente, e, conseqüentemente, a corrente vai diminuindo à medida que a energia do campo é dissipada no resistor. Após um tempo da ordem de 10τ , considera-se que toda a energia foi dissipada e que a corrente chegou praticamente a zero. Para $t = \tau = L/R$, a corrente cai para cerca de 37% do valor inicial.




Figura 36 - Gráfico de descarga do indutor ao longo do tempo
Fonte: Elaborado pelo autor (2025)

Durante todo o processo de descarga não há fonte de energia externa — a corrente que circula no circuito é originada exclusivamente da energia armazenada no campo magnético do indutor. Como o campo magnético colapsa ao longo do tempo, ele induz uma corrente elétrica no circuito de descarga. Essa corrente tende a manter o sentido de circulação que havia durante a fase de carga, devido à propriedade do indutor de se opor a variações na corrente. Assim, a energia armazenada é convertida em corrente elétrica, que é dissipada como calor no resistor.

Em arquiteturas neuromórficas, os circuitos LC — formados por um indutor e um capacitor — são úteis para simular oscilações elétricas semelhantes às que ocorrem em certas regiões do cérebro. Nesses casos, determinados neurônios disparam sinais de forma rítmica e contínua, mesmo na ausência de estímulos externos. Esse tipo de célula é conhecido como neurônio *pacemaker*, por seu papel de marca-passo biológico na geração de ritmos internos, como os envolvidos na respiração ou nos ciclos de sono.

A interação entre a capacitância (que armazena energia elétrica) e a indutância (que armazena energia magnética) cria um sistema ressonante, onde a energia oscila entre os dois componentes. Isso permite desenvolver circuitos artificiais capazes de gerar pulsos periódicos, servindo como base para sistemas bioinspirados de controle temporal e comunicação neural.

REFERÊNCIAS

- IBM. **Representação visual do gargalo de von Neumann**. 2025. Disponível em: <<https://research.ibm.com/blog/why-von-neumann-architecture-is-impeding-the-power-of-ai-computing>>. Acesso em: 12 abr. 2025.
- INTEL. **Processador Intel Core i7 da geração Sandy Bridge**. [s. d.]. Disponível em: <<https://www.intel.com.br/content/www/br/pt/homepage.html>>. Acesso em: 12 abr. 2025.
- KANDEL, E. R. *et al.* **Principles of neural science**. 5. ed. [s. l.]: McGraw-Hill, 2013.
- KARL RUPP. **Evolução dos microprocessadores (1975-2015)**. 2018. Disponível em: <<https://www.karlrupp.net/2018/02/42-years-of-microprocessor-trend-data/>>. Acesso em: 12 abr. 2025.
- NEUROIBB. **Dinâmica do potencial de ação**. 2025. Disponível em: <<https://neuroibb.wixsite.com/brainy/potencial-de-ao>>. Acesso em: 12 abr. 2025.
- NEUROMORPHIC Engineering: **The scientist's, algorithm designer's, and computer architect's perspectives on brain-inspired computing**. [s. l.]: CRC Press, 2021.
- REED, David. Chapter 14: Inside the Computer - The von Neumann Architecture. *In*: REED, David. **A Balanced Introduction to Computer Science and Programming**. Creighton University: Pearson Prentice Hall, 2004.
- ROOKS, T. **Big data centers are power-hungry, but increasingly efficient**. 2022. Disponível em: <<https://p.dw.com/p/45cO4>>. Acesso em: 12 abr. 2025.
- SZE, V. *et al.* Hardware for machine learning: Challenges and opportunities. 2017 **IEEE Custom Integrated Circuits Conference (CICC)**.
- UNITED STATES. Department of Energy. **Neuromorphic computing: from materials to systems architecture**. Report of a roundtable convened to consider neuromorphic computing basic research needs, October 29-30, 2015, Gaithersburg, MD. Ivan K. Schuller; Rick Stevens (Orgs.). Washington, D.C.: U.S. Department of Energy, 2015.
- ZHANG, W. *et al.* Neuro-inspired computing chips. **Nature electronics**, v. 3, n. 7, p. 371-382, 2020.
- ZOMAYA, A. Y. **Handbook of nature-inspired and innovative computing: integrating classical models with emerging technologies**. [s. l.]: Springer Science & Business Media, 2006.